Foreign Documents Division Frequest Form PTO 99-5312 S.T.I.C. Translations Branch

Poguage and a Core beautiful a	
Requester's PRENTY Org. or Art Unit	
Phone Number 308-4939 Date of Request	
PLEASE COMPLETE ONE REQUEST FORM FOR EACH DOCUMENT. A COPY OF THE DOCUMENT MUST BE ATTACHED FOR TRANSLATION.	
Service(s) Requested: Search	Copy Translation Abstrac
Patent - Doc. No. 3- Country/Code Pub/Date 8	TAPAN Language Japanese Pages STICONIY
Article - Author	t an equivalent? Yes No Language
Other - Language	Country
Call for pickup Date STIC only Call for pickup Date 92899	
STIC USE ONLY	
COPY/SEARCH	TRANSLATION 9.7.99
Processor: Date assigned: Date filled:	Date logged in: PTO estimated words: Number of pages: Found In-House:
No equivalent found Equivalent found Country and document no.:	In-house Translator Assgn. Retnd. Retnd. In-house Name Priority Sent 1:7-41 Retnd. 9 20 15
REMARKS	

SEMICONDUCTOR DEVICE

[Handoutai Souchi] Atsushi Maeda, et al.

UNITED STATES PATENT AND TRADEMARK OFFICE Washington, D.C. September 1999

Translated by: Schreiber Translations, Inc.

Country

: Japan

Document No.

: 3-194962

Document Type

: Kokai

<u>Language</u>

: Japanese

Inventor

: Atsushi Maeda

<u>Applicant</u>

: Mitsubishi Denki K.K.

<u>IPC</u>

: Int. Cl.⁵

H 01 L 27/06 21/331 29/73

Application Date

: December 22, 1989

Publication Date

: August 26, 1991

Foreign Language Title

: Handoutai Souchi

English Title

: SEMICONDUCTOR DEVICE

Specification /11

1. Title of the invention: Semiconductor device

2. Claim

In a semiconductor device having a bipolar transistor and an insulating gate type electric field effect transistor in the same silicon substrate, a semiconductor device characterized in that the base region of said bipolar transistor is formed by a mixture of silicon and germanium, and germanium is introduced to the channel region of said electric field effect transistor.

3. Detailed explanations of the invention [Industrial Field of Applications]

This invention pertains to a construction of Bi-MOS or Bi-CM [illeg.] semiconductor device.

[Prior Art]

FIG. 4 is a [illeg.] diagram showing a conventional Bi-CMOS semiconductor device.

As shown in the diagram, high concentration N type embedding layer 2 is selectively formed on the surface of P type silicon (Si) substrate, P type Si epitaxial layer 3 is formed on the surface of the Si substrate and N type embedding layer 2, and a thick oxidized film 4 is selectively formed on the surface of the Si epitaxial layer 3 and the element region is isolated in island

¹ Numbers in the margin indicate pagination in the foreign text.

shape.

A N type semiconductor region 5 is formed on a portion of the Si epitaxial layer 3 of the element region isolated in island shape, a high concentration P type diffused layer 6 which is the bipolar transistor base region is formed on a portion of the surface of the N type semiconductor region 5, and a high concentration N type impurity region 7 which is the emitter region is formed on a portion of the surface of the P type diffused layer 6.

Also, high concentration N type diffused layer 8 is formed on a portion of the N type semiconductor region 5, and a collector region for the bipolar transistor is constructed by a N type embedding layer 2, a N type semiconductor region 5, and a N type diffused layer 8.

Moreover, a gate electrode 10 is formed on a portion of the surface of the N type semiconductor region 5 and a portion of the surface of the Si epitaxial layer 3. A P type impurity diffused layer 11 which becomes the source drain for the P channel MOS electric field effect transistor (hereinafter called as PMOSFET) on the surface of the N type semiconductor region 5 of both sides of the gate electrode 10. The N type impurity diffused region 12 which become the source drain for the N channel MOS electric field effect transistor (hereinafter called as NMOSFET) is formed on the surface of the Si epitaxial layer 3 of both sides of the

gate electrode 10.

However, 13 in FIG. 4 is an electrode wiring layer. /2

Next, the operation of the NPN type bipolar transistor

portion shown in FIG. 4 is described in the following.

FIG. 5 and FIG. 6 are diagrams showing the construction of the energy zone for illustrating the operation of the NPN type bipolar transistor. FIG. 5 shows the balanced state, and FIG. 6 shows the operation state. In these diagrams, a-a and b-b are the joining surface of the respective N type semiconductor and P type semiconductor and the joining surface of the P type semiconductor and N type semiconductor. E_c is the energy level of the bottom of the conduction zone, E_v is the energy level of the upper valence electron zone, and E_F is the fermi level.

First, in the balanced state shown in FIG. 5 (bias voltage is not applied), there is V_0 potential difference between the emitter region and the base region. The flow for electron and the electron hole is equivalent in the opposite direction to each other, and since the value is extremely small, the current is nearly not flowing as a whole.

Next, in the operation state shown in FIG. 6, once the reversed bias voltage (V_{CB}) is applied between the base region and the collector region, small current I_{C} (collector reversed current) flows in the circuit of the collector region. Once the bias voltage in order (V) is applied between the emitter region

and the base region, the electron is injected from the emitter region to the base region (emitter current).

A portion of electron becomes the base current by re-bonding with the electron hole injected from the base, but most of it reaches to the base collector joining, is absorbed in the collector region by the electric field by the reversed voltage, and becomes the collector current. This characteristic can control the great collector current by a slight base current, and effects the current amplification.

[Problems that the Invention is to Solve]

In the conventional semiconductor device, as stated above, since the bipolar transistor portion is the homojankushon [transliteration] bipolar transistor entirely formed by Si, carrier re-bonding in the base joining part is unavoidable, and the emitter injection efficiency is low.

Furthermore, because the channel region is Si in the MOSFET portion, efficient degree of moving of the carrier is low accompanying with the refined elements, and it is difficult to improve the current driving capacity.

This invention solves these problems. The purpose of this invention is to provide a semiconductor device which the improvement of emitter injection efficiency is expected in the bipolar transistor part, improvement of current driving capacity by increasing the degree of channel movement of the carrier is

expected, and high speed operation is made possible.

[Means for Solving the Problems]

In a semiconductor device having a bipolar transistor and an insulating gate type electric field effect transistor in the same silicon substrate, a semiconductor device of this invention characterized in that the base region of said bipolar transistor is formed by a mixture of silicon and germanium, and germanium is introduced to the channel region of said electric field effect transistor.

[Function]

With this invention, since the base region of the bipolar transistor is formed with a mixture of silicon and germanium, the re-bonding of carrier is reduced, the injection of the electron hole in the emitter base joining has more restrictions than the prior art, and emitter injection efficiency is improved. Also, since germanium is introduced to the channel region of the insulating gate type electric field efficiency transistor, the current driving capacity is improved.

[Working example]

FIG. 1 is a cross section showing a working example of a semiconductor device of this invention.

In FIG. 1, the difference with FIG. 4 is that a high concentration P type diffused layer 14 including germanium (Ge) is formed on the surface of the N type semiconductor region 5,

the base region is formed by a mixture of Si and Ge, and Ge is introduced to the channel regions 15 and 16 at the lower side of the gate electrode 10 in both MOSFET, respectively.

<u>/357</u>

At this time, the P type diffused layer 14 can be formed by injecting Ge ion to the surface of the N type semiconductor region 5 of the bipolar transistor part.

Also, the channel regions 15 and 16 introduced with Ge can be formed by [illeg.] Ge ion into the surface of the MOSFET N type semiconductor region 5 and the surface of the Si epitaxial layer 3, and it can be formed in the same process with the formation of the P type diffused layer 14 which is the base region of the bipolar transistor.

Next, the operation of the NPN type bipolar transistor part in FIG. 1 is described.

FIG. 2 shows a balanced state, and FIG. 3 shows the energy zone construction of the operation state. In these diagrams, c-c is the adjoining surface with the P type semiconductor including Ge and the N type semiconductor, d-d shows the joining surface of the P type semiconductor containing Ge and the N type semiconductor. E_c is the energy level of the bottom of the conduction zone, E_v is the energy level of the upper valence electron zone, and E_F is the fermi level.

Also, the forbidden band width $\mathbf{E}_{\mathbf{q}}$ is substantially a fixed

value by the difference of the energy level of the E_c and E_v . For example, it has been known that for Si, E_g = 1. 12 eV, Eg = 0.66 eV for Ge, and for the case of a mixture of Si and Ge (Si_x Ge_{1-x}), the forbidden band width E_g changes continuously by the change of composition ratio.

Therefore, because the forbidden band width E_g for Si containing Ge such as the P type diffused layer 14 which is the base region is smaller than the case of Si is used exclusively as the conventional P type diffused layer 6 does not contain Ge, as shown in FIG. 2, in the joining surface c-c of the base region of the P type semiconductor containing Ge and the emitter region of the N type semiconductor, the energy barrier V_2 to the electron hole is larger than the energy barrier V_1 to electron ($V_1 < V_2$).

On the other hand, as shown in FIG. 3, in the operation state, when the bias in sequence (V, illeg.) is applied between the emitter region and the base region, electron is injected from the emitter region to the base region containing Ge. The electron passes through the base region, [illeg.] to the collector region via the base collector connection where reversed bias V_{CB} is applied, and it becomes the collector current.

At this time, a portion of the electron injected from the emitter region to the base region re-bonds with the electron hole where injected from the base region to the emitter region, and becomes the base current. As stated above, since the energy

barrier V_2 to the electron hole is greater than the energy barrier V_1 , the injection of the electron hole is restricted compared with the conventional technology. [illeg.], and it is absorbed to the collector region by the electric field through the reversed bias V_{CR} .

Therefore, the disappearance of carrier in the base region can be reduced compared with prior art by the restriction of electron hole injection. Emitter injection efficiency can be improved, current amplification characteristic of the [illeg.] resistor can be improved.

Next, the operation of the MOSFET part is described.

The current driving capacity for MOSFET is proportion with the moving degree î of the carrier in the channel part. The moving degree for electron in Si is 1500 cm 2 / V s, the moving degree for the electron hole is 600 cm 2 / V s, the moving degree for electron in Ge is 3900 cm 2 / V s, and the moving degree for electron hole is 1900 cm 2 / V s.

Also, in the mixture of Si and Ge, it is generally known that the moving degree changes continuous according to the composition ratio. As shown in both MOSFET in FIG. 1, by introducing Ge to the channel regions 15 and 16, the moving degree for carrier is greater than the case of prior art when Si is used exclusively. Thus, current driving capacity can be improved.

In the above working example, a semiconductor device formed with a bipolar transistor and CMOSFET on the same substrate is described. This invention can be implemented to the case that the bipolar transistor and NMOSFET or bipolar transistor and PMOSFET are formed on the same substrate.

[Effectiveness of this invention]

As described above, with this invention, since the base region of the bipolar transistor is formed with a mixture of silicon and germanium, the injection of electron hole in the emitter and base connection is more under restriction than the prior art, carrier re-bonding can be reduced, emitter injection efficiency can be improved, and improvement of the current amplification characteristic can be expected. Also, since germanium is introduced in the channel region of the insulating gate type electric field effect transistor, the degree of channel moving of carrier can be increased than the prior art, current driving capacity can be enhanced, and a semiconductor device with high speed operation can be obtained.

4. Brief Description of Drawings

FIG. 1 is a cross section of a working example of a semiconductor device of this invention. FIG. 2 and FIG. 3 are energy zone structural diagram in the balanced state and operation state of the bipolar transistor of FIG. 1. FIG. 4 is a cross section of a conventional semiconductor device. FIG. 5 and

FIG. 6 are energy zone structural diagram in the balanced state and operation state of the bipolar transistor of FIG. 4.

In the diagram, 1 is a Si substrate, 14 is a P type diffused layer (base region), 15, 16 are channel regions. The same number indicates the same or equivalent parts in each diagram.

FIG. 1

[Keywords in the diagram are translated from left to right and top to bottom]

bipolar transistor

1: Si substrate, 14: P type diffused layer, 15 and 16: channel region

FIG. 2

[Keywords in the diagram are translated from left to right and top to bottom]

Emitter region, base region, collector region

FIG. 3

[Keywords in the diagram are translated from left to right and top to bottom]

Emitter region, base region, collector region

FIG. 4

Bipolar transistor

FIG. 5

[Keywords in the diagram are translated from left to right and top to bottom]

Emitter region, base region, collector region

FIG. 6

[Keywords in the diagram are translated from left to right and top to bottom]

Emitter region, base region, collector region

[Amendment is made in the translation indicated with underline.]

TITLE: SEMICONDUCTOR DEVICE

1. 03-194962, Aug. 26, 1991, SEMICONDUCTOR DEVICE; ATSUSHI MAEDA, HØ1L

27*Ø6; HØ1L 21*331; HØ1L 29*73

ABSTRACT:

PURFOSE: To improve injection efficiency of an emitter, to improve channel mobility of a carrier to improve current driving capacity and to enable high speed operation by forming a base region of a bipolar transistor of a mixture of SI and 图 and by introducing 图 to a channel region of a MISSI and Inc.

CONSTITUTION: In a semiconductor device having a bipolar transistor and an insulating gate type field effect transistor in the same silicon substrate 1 a base region 14 of the bipolar transistor is formed of a mixture of silicon and semantum, and semantum is introduced to channel regions 15, 16 of the field effect transistors. For example, a F-type diffusion layer 14 is formed by Selicon implementation to a surface of an N-type semiconductor

region 5. Furthermore, since the channel regions 15, 16 whereto 65 is introduced can be formed by 65-ion time to a surface of an Si epitaxial layer 3 and a surface of the N-type semiconductor region 5 of both MOSFETs, they can be formed in the same process as formation of the P-type diffusion layer 14.

⑲ 日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-194962

֍Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)8月26日

H 01 L 27/06 21/33 29/73

> 7735-5F 8225-5F

H 01 L 27/06

321 B

29/

審査請求 未請求 請求項の数 1 (全6頁)

9発明の名称 半導体装置

②特 顕 平1-333930

@出 願 平1(1989)12月22日

创発明者 前 田

敦 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代理人 弁理士 大岩 增雄 外2名

PTO 99-5312

S.T.I.C. Translations Branch

明知音

発明の名称

まる 体装置

与許請求の範囲

' 早明の詳細な説明

食業上の利用分野)

この見明は、Bi-MOS, 或いはBi-CM こりもの半導体装置の構造に関する。

異東の技術)

¹⁸ 4 気は従来のBi~CMOS等の半導体装置

『『白句である。

^{4関に示す}ように、 P 型 シリコン (Si) 基板

^{作量}型に高適度の N 型埋込層 2 が選択的に形成

され、S i 基板 1 及び N 型埋込層 2 の表面に P 型の S i エピタキシャル層 3 が形成され、この S i エピタキシャル層 3 の表面に厚い酸化胰 4 が選択的に形成されて柔子領域が島状に分離されている。

そして、島状に分離された素子領域のSiエピタキシャル層3の一部にN型半導体領域5の表面の一部にN型半導体領域5の表面の一部に、バイポーラトランジスタのペース領域である高濃度のP型拡散層6の表面の一部にエミッタ領域である高濃度のN型不純物領域7が形成されている。

また、 N 型半導体領域 5 の一部に高濃度の N 型拡散層 8 が形成され、 N 型埋込層 2 と N 型半導体領域 5 と N 型拡散層 8 とにより、 バイポーラトランジスタのコレクタ領域が構成されている。

さらに、N型半導体領域5の表面の一部及びS 1 エピタキシャル層3の表面の一部にゲート酸化 膜9を介してゲート電極10が形成され、ゲート 電極10の両側のN型半導体領域5の表面にPチャネルMOS電界効果トランジスタ(以下PMO SFETという)のソース・ドレインとなるP型不純物拡散層11が形成されており、ゲート電極10の両側のSiェピタキシャル層3の表面にNチャネルMOS電界効果トランジスタ(以下NMOSFETという)のソース・ドレインとなるN型不純物拡散領域12か形成されている。

ただし、第4図中の13は電極配線層である。 つぎに、第4図に示す半導体装置のNPN型の バイポーラトランジスタ部分の動作について説明 する。

第5 図・第6 図は N P N 型バイポーラトランジスタの動作を説明するためのエネルギー帯構動を示す図であり、第5 図は平衡体 表 第6 図において、 a ー a 及び b ー b はそれぞれ N 型半導体 と P 型半導体 の 接合面、 P 型半導体 と N 型半導体の を それ で し、 E C は 伝導帯下端のエネルギー単位、 E F は 面電子帯上端のエネルギー単位、 E F は フェルミ単位である。

まず、第5図に示す平衡状態(パイアス電圧が

ポーラトランジスタ部分が、エミッタ、ペース、コレクタの各領域をすべてSiで構成したいわゆるホモジャンクション・バイポーラ・トランジスタであるため、エミッタ、ベース接合部でのキャリア再結合を避けることができず、エミッタ注入効率が低下するという問題点があった。

さらに、MOSFET部分では、チャネル領域がSIであるため、素子の微細化に伴ってキャリアの実効的な移動度が低下し、電流駆動能力の向上が困難になるという問題点があった。

この発明は、上記のような問題点を解消するためになされたもので、パイポーラトランジスタ部分において、エミッタ注入効率の向上を図り、MOSFET部分において、キャリアのチャネル移動度を増大して電流駆動能力向上を図り、高速動作の可能な半導体装置を得ることを目的とする。

〔課題を解決するための手段〕

この 発明 に係る 半導体 装置 は、 同一の シリコン 基板中に、 パイポーラトランジスタと 絶縁 ゲート 型電界効果トランジスタとを 有する 半導体装置に 印加されていない)においては、エミッタ領域とベース領域とで V の のポテンシャル差があり、電子及び正孔の流れは互いに逆方向で等しく、しかもその値が極めて小さいため、全体としては電流はほとんど流れない。

つぎに、第6図に示す動作状態においては、ペース領域とコレクタ領域との間に逆パイアス電圧(VCB)を印加すると、コレクタ領域の回路の中を小さな電流IC(コレクタ逆電流)が流れ、エミッタ領域とペース領域の間に顧パイアス電圧(VBE)を印加すると、電子がエミッタ電流)。

そして、この電子の一部はペース電液となるが、ほとんどがペース・コレクタ接合に達し、逆電圧による電界でコレクタ領域に吸収され、コレクタ電流となる。この特性は、値かなペース電流によって大きなコレクタ電流を制御できることになり、電流増幅作用をしていることになる。

〔発明が解決しようとする課題〕 従来の半導体装置では、前述したように、パイ

おいて、前紀パイポーラトランジスタのベース領域をシリコンとゲルマニウムの混合物により形成し、前記電界効果トランジスタのチャネル領域にゲルマニウムを導入したことを特徴としている。

この発明においては、バイボーラトランス名名のペース領域をシリコンとゲルマニウムの混合により形成したたたが従来よりも制限されてキャリア再結合が低減され、エミッタ注入効率のチャレかも絶縁ゲート型電界効果トランジスタのチャネル移動度が従来よりも大きくなり、電流駆動能力が向上する。

〔実施例〕

(作用)

第1図はこの発明の半導体装置の一実施例の新面図である。

第1 図において、第4 図と相違するのは、P型拡散層 6 に代わり、N型半導体領域.5 の表面にゲルマニウム (Ge) を含む高濃度のP型拡散層1

特開平3-194962(3)

おいては、エミッタ領域と ポテンシャル差があり、電 いに逆方向で等しく、した いため、全体としては程度 こ、それぞれGeを導入したことである。

このとき、P型拡散層14は、パイポーラトラ ノスタ部分のN型半導体領域5の表面にGeイ ・ンを注入することによって形成することができ も、

1た、Geを導入したチャネル領域15。16 1. 質MOSFETのN型半導体領域5の表面及 ゴSiエピタキシャル勝3の表面にGeイオンを 、i、tすることによって形成することができ、バイ イーラトランジスタのペース領域であるP型拡散 ■:4の形成と同じ工程で形成することが可能で ▶5。

っぎに、第1図のNPN型のパイポーラトラン 「エタ部分の動作について説明する。

■2 図は平衡状態、第 3 図は動作状態のエネル 『- 考情遺を示しており、それらの図面において、 - cはN型半導体とGeを含むP型半導体との 接合面、d - d は G e を含む P 型半導体と N 型半導体との接合面を示し、E C は伝導帯下端のエネルギー単位、E y は価電子帯上端のエネルギー準位、E p はフェルミ準位である。

また、 禁制 帯幅 E_g は、 E_C と E_V と の x ネルギー 単位 の 差 で 物質 に 固 有 の 値 で あ り、 例 え ば S し で は E_g = 1 ・ 1 2 e V 、 G e で は E_g = 0 ・ 0 も 0 を 0

従って、ペース領域であるP型拡散層14のようにGeを含むSIの類制格組Egは、従来のGeを含まないP型拡散層6のようなSiの場合よりも小さくなるため、第2図に示すように、部外型半導体のエミッタ領域とGeをおいて、部外のペース領域との障壁VIに比べて正孔に対するエネルギー障壁V2の方が大きい(V1くV2)状態が実現で含み

、ランジスタのペース W 「ムの混合物により Vist :スタのチャネル領域: とを特徴としている。

持開平3-194962(2)

す動作状態においては、♪

域との間に逆パイアス**電**型

. コレクタ領域の回路のま

ンクタ逆電流)が流れ、こ

電子がエミッタ領域から

- 郎はベース電流となるだ

・クタ接合に達し、逆程:

i域に吸収され、コレッ・

、僅かなペース電流によ

を制御できることになり

、前述したように、ペイ

ことになる。

する課題)

支の間に順パイアス電圧

;(エミッタ電流)。

は装置の一実施員でき

・相違するのは、F 型 ・体領域5の表面にで 適度のP型拡動量

このように、正孔の注人の制限により、従来に して、ペース領域におけるキャリアの消滅を低 ほりもことができ、エミッタ注入効率を向上でき、 19ンジスタの電流増幅特性の向上を図ることが

The second secon

できる。

つぎにMOSFET部分の動作について説明する。

MOSFETの電流駆動能力は、チャネル部でのキャリアの移動度μに比例し、Si中における電子の移動度は1500㎡/ V·s、正孔の移動度は600㎡/ V·s であり、Ge中における電子の移動度は3900㎡/ V·s、正孔の移動度は1900㎡/ V·s である。

また、SIとGeの混合物中では、その組成比によって移動度が連続的に変化することが一般的に知られており、第1図の両MOSFETのように、チャネル領域15.16にGeを導入することにより、キャリア移動度を従来のSIだけの場合よりも大きくすることができ、電波駆動能力を向上することができる。

なお、上記実施例では、バイボーラトランジスタとCMOSFETとを同一基板上に形成した半 導体装置について説明したが、バイボーラトラン ジスタとNMOSFET、或いはバイボーラトラ

特開平3-194962 (4)

ンジスタとPMOSFETとを問一基板上に形成する場合であっても、この発明を同様に実施することができる。

(発明の効果)


4. 図面の簡単な説明

第1図はこの発明の半導体装置の一実施例の断 面図、第2図及び第3図はそれぞれ第1図のパイポーラトランジスタ部分の平衡状態及び動作状態 におけるエネルギー帯構造図、第4図は従来の単 導体装置の断面図、第5図及び第6図はそれぞれ 第4図のバイポーラトランジスタ部分の平衡状態 及び動作状態におけるエネルギー帯構造図である。


図において、1 は S i 基板、1 4 は P 型鉱散層 (ベース領域)、1 5 , 1 6 はチャネル領域であ

なお、各図中同一符号は同一または相当部分を 示す。

代理人 大岩增量



1:SI路板 14:P型缸散磨 15,16:チャネル鐵缸



第 2 図

特開平3-194962 (5)


特開平3-194962(4)


適図、第4図は従来の。
 図及び第6図はそれぞれ
 ンジスタ部分の平衡状態
 ネルギー帯構造図であり。
 基板、14はP型拡射
 16はチャネル領域できる

は同一または相当部分も

理人 大岩塘


第 3 図







第 5 図

第 6 図







特開平3-194962 (6)

手 統 補 正 杏(自発)

邇

平成 年 月 E 2 6 28

特許庁長官殿

平 1. 事件の表示 特別暗 1-333930号

2. 発明の名称

半導体装置

3. 補正をする者

・事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏名 (7375)弁理士 大岩增雄

(連絡先03(213)3421特許部)

ガ 式 関



5. 結正の対象

明細 の「発明の詳細な説明の側」

6. 補正の内容

(1) 明細書第4頁第13行の「一部はペース 電流」を、「一部はペースから注入された正孔と 可結合してペース電流」に訂正する。

以上